A processor method and apparatus. The processor has an execution pipeline, a register file and a controller. The execution pipeline is for executing an instruction and has a first stage for generating a first result and a last stage for generating a final result. The register file is for storing the first result and the final result. The controller makes the first result stored in the register file available in the event that the first result is needed for the execution of a subsequent instruction. By storing the result of the first stage in the register file, the length of the execution pipeline is reduced from that of the prior art. Furthermore, logic required for providing inputs to the execution pipeline is greatly simplified over that required by the prior art.

Eine Prozessormethode und -apparat. Der Prozessor hat eine Durchführung Rohrleitung, eine Registerakte und einen Steuerpult. Die Durchführung Rohrleitung ist für die Durchführung einer Anweisung und hat ein erstes Stadium für das Erzeugen eines ersten Resultats und ein letztes Stadium für das Erzeugen eines abschließenden Resultats. Die Registerakte ist für die Speicherung des ersten Resultats und des abschließenden Resultats. Der Steuerpult stellt das erste Resultat zur Verfügung, das in der Registerakte gespeichert wird, im Falle daß das erste Resultat für die Durchführung einer folgenden Anweisung erforderlich ist. Durch die Speicherung des Resultats des ersten Stadiums in der Registerakte, wird die Länge der Durchführung Rohrleitung von der der vorherigen kunst verringert. Ausserdem ist die Logik, die für das Zur Verfügung stellen der Eingänge zur Durchführung Rohrleitung erfordert wird, groß vereinfachter Überschuß, der durch die vorherige kunst erforderte.

 
Web www.patentalert.com

< (none)

< System and method for automatically modifying database access methods to insert database object handling instructions

> Integrated processor/memory device with victim data cache

> (none)

~ 00002