A method of designing an LSI circuit pattern which connects a plurality of gates on an LSI chip. The method estimates a chip area of the LSI chip and a number of the plurality of gates required for achieving a desired function; estimates an interconnect length of each of the plurality of gates; designs a wiring pattern associated with the each of the plurality of gates based on a prescribed design rule, and calculates a gate delay time for the design wiring pattern; alters the design rule as necessary if the calculated gate delay time exceeds a prescribed target value, while calculating the total area occupied by the designed wiring patterns when the calculated gate delay time is within a prescribed target value. The process sequentially repeats for a gate having a next shortest interconnect length when the calculated total area occupied by the designed wiring patterns does not exceed the estimated chip area. When the calculated total area occupied by the designed wiring patterns exceeds the estimated chip area, add one new metal layer and sequentially repeat the process for the gate having a next shortest interconnect length on the added metal layer.

Метод конструировать картину цепи lsi соединяет множественность стробов на обломоке lsi. Метод оценивает зону обломока обломока lsi и нескольк множественность стробов необходим для достигать заданной функции; оценивает длину interconnect каждой из множественности стробов; конструирует картину проводки связанную с каждой из множественности стробов основанных на предписанном правиле конструкции, и высчитывает строб задерживает время для картины проводки конструкции; изменяет правило конструкции по мере того как обязательно если высчитанный строб задерживает, то время превышает предписанный плановой объем, пока высчитывать всю площадь занятую конструированными связывая проволокой картинами когда высчитанный строб задерживает время находится в пределах предписанного планового объема. Процесса повторения последовательн для строба имея следующую скоро длину interconnect когда высчитанная вся площадь занятая конструированными связывая проволокой картинами не превысит оцененную зону обломока. Когда высчитанная вся площадь занятая конструированными связывая проволокой картинами превышает оцененную зону обломока, добавьте один новый слой металла и последовательн повторите процесс для строба имея следующую скоро длину interconnect на добавленном слое металла.

 
Web www.patentalert.com

< (none)

< Tamper resistant methods and apparatus

> Multimedia arbiter and method using fixed round-robin slots for real-time agents and a timed priority slot for non-real-time agents

> (none)

~ 00005