One aspect of the present invention provides a packer-unpacker (PUP) for a
digital serial interface which allows a plurality of processors to access
time slot registers of a serial data stream relating to the digital serial
interface. A configuration register is maintained either by one of the
plurality of processors or by each of the processors to arbitrate access
to the individual time slot registers. Another aspect of the invention
allows one or more processors to efficiently access and/or write more bits
to a resource such as a time slot register than the width of the
processor's respective data bus allows. Extra bits registers are
maintained for at least one of the read and write direction data busses.
The extra bits correspond to the least significant bits conventionally
ignored in changing from a data bus of one width to a data bus of a
narrower width. The extra bits in the write direction are accessed, e.g.,
by a write to a write direction extra bits register addressable through a
specific input/output (I/O) location. The extra bits are tacked on to a
subsequent write cycle in the digital serial interface, e.g., in the AC
'97 link, to write an excess length data word. In the read direction, each
read cycle places excess bits in a read direction extra bits register for
reading in a subsequent read cycle. Another aspect of the invention
provides an automatic status register which provides, e.g., automatic
creation of a TAG Phase in time slot 0 of an AC '97 link using, e.g., a
write enable signal to various resources in the digital serial interface,
e.g., write enable signals to time slot registers.
Один аспект присытствыющего вымысла обеспечивает upakov5ika-unpacker (ЩЕНКА) для цифрового последовательного интерфейса позволяет множественность обработчиков к регистрам отрезка времени доступа серийного потока данных relating to цифровой последовательный интерфейс. Обслуживаны, что или одной из множественности обработчиков или каждым из обработчиков arbitrate регистр конфигурации доступ к индивидуальным регистрам отрезка времени. Другой аспект вымысла позволяет one or more обработчики эффективно достигнуть and/or написать больше битов к ресурсу such as регистр отрезка времени чем ширина шины данным по обработчика соответственно позволяет. Экстренные регистры битов обслуживаны для по крайней мере одного из читать и пишут шины данным по направления. Экстренные биты соответствуют к наименьшим значительно битам обычно проигнорированным в изменять от шины данных одной ширины к шине данных более узкой ширины. Экстренные биты в направлении писания достиганы, например, писанием к направлению писания экстренный регистр битов addressable через специфически положение вход-выхода (I/O). Экстренные биты лавированы дальше к затем пишут цикл в цифровом последовательном интерфейсе, например, в соединении ac '97, для писания сверхнормального слова данным по длины. В прочитанном направлении, каждое прочитало биты мест цикла сверхнормальные в прочитанном направлении экстренные, котор биты регистрируют для чтения внутри затем прочитанный цикл. Другой аспект вымысла обеспечивает автоматический регистр состояния обеспечивает, например, автоматическое творение участка БИРКИ в отрезке времени 0 соединения ac '97 использующ, например, писание разрешающий сигнал к различным ресурсам в цифровом последовательном интерфейсе, например, напишите разрешающие сигналы к регистрам отрезка времени.