Within a superscalar processor, multiple groups of instructions are dispatched simultaneously to a plurality of execution units. A renaming mechanism is utilized to permit out-of-order execution of these instructions within the multiple groups. The renaming mechanism includes a rename table allocated for each dispatched group. A delay register is implemented between a portion of the dispatch queue dispatching a second one of the groups of instructions and a second one of the rename tables.

Binnen een superscalar bewerker, worden de veelvoudige groepen instructies verzonden gelijktijdig aan een meerderheid van uitvoeringseenheden. Een anders noemend mechanisme wordt gebruikt om uit-van-ordeuitvoering van deze instructies binnen de veelvoudige groepen toe te laten. Het anders noemende mechanisme omvat anders noemt lijst die voor elke verzonden groep wordt toegewezen. Een vertragingsregister wordt uitgevoerd tussen een gedeelte van de berichtrij verzendend een tweede één van de groepen instructies en een tweede één van noemt lijsten anders.