A method, apparatus, and manufacture to facilitate power-efficient register file access for preparing a register file to be accessed. Efficient operation of a processor is facilitated while still conserving power. Register information can be decoded during the first phase of a clock to make a determination as to which register within a register file should be accessed. Furthermore, a determination can be made using logic modules as to whether the register information will actually be required by an execution unit during a second phase of the clock. Upon a determination that the register should be enabled, the register is enabled to allow the contents of the register to be output. In this fashion, power can be conserved when it is determined that the information stored by a register file is not required. Such a determination might be made, for example, when it is learned that the information in the register should be bypassed as invalid or an exception occurs cancelling the instruction.

Un método, un aparato, y una fabricación para facilitar el acceso energi'a-eficiente del archivo del registro para preparar un archivo del registro para ser alcanzado. La operación eficiente de un procesador se facilita mientras que todavía conserva energía. La información del registro se puede descifrar durante la primera fase de un reloj para hacer una determinación en cuanto a la cual el registro dentro de un archivo del registro deba ser alcanzado. Además, una determinación se puede hacer usando los módulos de la lógica si la información del registro será requerida realmente por una unidad de la ejecución durante una segunda fase del reloj. Sobre una determinación que el registro debe ser permitido, el registro se permite permitir que el contenido del registro sea hecho salir. En esta manera, la energía puede ser conservada cuando se determina que la información almacenada por un archivo del registro no está requerida. Tal determinación se pudo hacer, por ejemplo, cuando se aprende que la información en el registro se debe puentear como invalid u ocurre una excepción cancelando la instrucción.

 
Web www.patentalert.com

< (none)

< Piperazine ethylamide derivatives

> Method and system for determining a cache single reference residency time

> (none)

~ 00026