A method is provided for designing a semiconductor integrated circuit having a logic macro-cell (101), a circular power source wiring (120) disposed around the logic macro-cell (101) in a ring shape and a signal wiring (150) that traverses the circular power source and is led out from the logic macro-cell to an outside. The circular power source wiring (120) is formed from a first layer Al wiring having a priority wiring direction extending in a lateral direction and a second layer Al wiring having a priority wiring direction extending in a vertical direction. The method includes: the first step of inputting in a library definitions required for automatic placing and routing; the second step of inputting the library and a net list in an automatic placing and routing apparatus; the third step of determining a placement of the logic macro-cell (101); the fourth step of determining the circuit power source wiring (120) according to the priority wiring directions; and the fifth step of determining the signal wiring (150) according to the priority wiring directions. The first step includes the step of inputting definitions for positions of vias (102-105 and 108-111) that mutually connect the first and second layer Al wirings that form the circuit power source wiring (120). The third step includes the step of designating an orientation of the logic macro-cell (101), and the step of determining which one of the first and second layers Al wirings is used to form each of the edges that compose the circular power source wiring (120) according to the designated orientation and the priority wiring directions.

Een methode wordt voor het ontwerpen van een halfgeleidergeïntegreerde schakeling verstrekt die een logica macro-cel (101) heeft, een cirkelkrachtbron telegraferend (120) geschikt rond logica macro-cel (101) in een ringsvorm en een signaal telegraferend (150) die de cirkelkrachtbron oversteekt en van de logica macro-cel tot een buitenkant uit geleid. De cirkelkrachtbron die (120) telegrafeert wordt gevormd van eerste laagal telegraferend hebbend een prioritaire bedradingsrichting die zich in een zijrichting uitbreidt en tweede laagal telegraferend hebbend een prioritaire bedradingsrichting die zich in een verticale richting uitbreidt. De methode omvat: de eerste stap van het invoeren in een bibliotheekdefinities vereiste voor het automatische plaatsen en het leiden; de tweede stap van het invoeren van de bibliotheek en een netto lijst in een automatisch het plaatsen en het leiden apparaat; de derde stap van het bepalen van een plaatsing van de logica macro-cel (101); de vierde stap van het bepalen van de kringskrachtbron die (120) telegrafeert volgens de prioritaire bedradingsrichtingen; en de vijfde stap van het bepalen van het signaal dat (150) telegrafeert volgens de prioritaire bedradingsrichtingen. De eerste stap omvat de stap van het invoeren van definities voor posities van vias (102-105 en 108-111) die wederzijds de eerste en tweede laagal bedradingen die vorm de kringskrachtbron bedrading verbinden (120). De derde stap omvat de stap van het aanwijzen van een richtlijn van de logica macro-cel (101), en de stap van het bepalen van welke één van de eerste en tweede lagenal bedradingen wordt gebruikt om elk van de randen te vormen die de cirkelkrachtbron telegraferend (120) volgens de aangewezen richtlijn en de prioritaire bedradingsrichtingen samenstellen.

 
Web www.patentalert.com

< Method for reducing the width of a global data bus in a memory architecture

< Data bus architecture for integrated circuit devices having embedded dynamic random access memory (DRAM) with a large aspect ratio providing reduced capacitance and power requirements

> Simultaneous function dynamic random access memory device technique

> Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device

~ 00065