A DRAM macro-cell designing method. The method includes a step of producing arrangement templates and a step of disposing leaf cells. In the step of producing arrangement templates, when a plurality of types of leaf cell are to be disposed to form a DRAM macro-cell, arrangement templates which are stratified into high order and low order are produced on the basis of parameters of the DRAM macro-cell such that, of the plurality of types of leaf cell, leaf cells of the same type are concatenatedly disposed. In the step of disposing leaf cells, a low-order template is employed to dispose predetermined leaf cells to produce a new leaf cell, and a high-order template is employed to dispose at least one of the new leaf cell. Consequently, it is possible to efficiently design a layout of a DRAM macro-cell without increasing a number of arrangement templates.

Ένα μακρο-κύτταρο DRAM που σχεδιάζει τη μέθοδο. Η μέθοδος περιλαμβάνει ένα βήμα της παραγωγής των προτύπων ρύθμισης και ένα βήμα της διάθεσης των κυττάρων φύλλων. Στο βήμα της παραγωγής των προτύπων ρύθμισης, όταν μια πολλαπλότητα των τύπων κυττάρων φύλλων πρόκειται να διατεθεί για να διαμορφώσει ένα μακρο-κύτταρο DRAM, τα πρότυπα ρύθμισης που είναι στρωματοποιημένα στην υψηλή διαταγή και τη χαμηλή διαταγή παράγονται βάσει των παραμέτρων του μακρο-κυττάρου DRAM έτσι ώστε, της πολλαπλότητας των τύπων κυττάρων φύλλων, τα κύτταρα φύλλων του ίδιου τύπου διατίθενται concatenatedly. Στο βήμα της διάθεσης των κυττάρων φύλλων, ένα low-order πρότυπο υιοθετείται για να διαθέσει τα προκαθορισμένα κύτταρα φύλλων για να παραγάγει ένα νέο κύτταρο φύλλων, και ένα high-order πρότυπο υιοθετείται για να διαθέσει τουλάχιστον ενός από το νέο κύτταρο φύλλων. Συνεπώς, είναι δυνατό να σχεδιαστεί αποτελεσματικά ένα σχεδιάγραμμα ενός μακρο-κυττάρου DRAM χωρίς αύξηση διάφορων προτύπων ρύθμισης.

 
Web www.patentalert.com

< High gain local clock buffer for a mesh clock distribution utilizing a gain enhanced split driver clock buffer

< Keyboard, mouse, video and power switching apparatus and method

> Semiconductor device and semiconductor device testing method

> Elastic store circuit with static phase offset

~ 00076