Disclosed is a method of designing voltage partitions in a solder bump package for a chip, comprising: determining the current requirements of a chip voltage island, the chip voltage island including chip power and signal pads, and creating an equivalent circuit model of the chip voltage island; defining a package voltage island, the package voltage island including power and signal package pins, and creating an equivalent circuit model of the package voltage island; analyzing electrical attributes of a combination of the chip voltage island model and the package voltage island model; and modifying the package voltage island until the electrical attributes are acceptable.

Gegeben eine Methode des Entwerfens der Spannung Fächer in einem Lötmittelstoßpaket für einen Span frei und enthält: Bestimmung die gegenwärtigen Anforderungen von einer Spanspannung Insel, von Spanspannung Insel einschließlich Spanenergie und -signalauflagen und das Verursachen eines Ersatzschaltbildmodells der Spanspannung Insel; eine Paketspannung Insel, die Paketspannung Insel einschließlich Energie und Signalpaketstifte und das Verursachen eines Ersatzschaltbildmodells der Paketspannung Insel definieren; Analysieren der elektrischen Attribute einer Kombination des Spanspannung Inselmodells und des Paketspannung Inselmodells; und die Paketspannung Insel bis die elektrischen Attribute ändernd, seien Sie annehmbar.