Master slice type semiconductor integrated circuit and method for designing the same

   
   

A placing and wiring method for a master slice type semiconductor integrated circuit is provided. The method is conducted by an automatic placing and routing apparatus with respect to a master slice 100 having a plurality of basic cells 110 formed in a matrix, in which first and second power source wirings 170 and 171 that traverse the plurality of basic cells 110 are connected to a plurality of signal wirings that are formed along a vertical direction to provide connections within each of the plurality of basic cells 110 and/or between the plurality of basic cells 110. The method includes: a first step of registering in the automatic pacing and routing apparatus definitions of effective pin positions A1-A14, B2-B13 and C1-C14; a second step of registering a net list in the automatic placing and routing apparatus; and a third step of determining the placement of pin positions and wiring routes, based on data for the definitions of the effective pin positions and the net list. The registered effective pin positions are provided on lattice grids 120, located inside and outside a region between the first and second power source wirings 170 and 171. In the circuit wired according to the definitions, contacts with respect to the drains are provided inside and outside the region between the first and second power source wirings 170 and 171, and the signal wirings do not cross the power source wirings.

Eine setzenund verdrahtende Methode für eine Vorlagenscheibeart Halbleiterintegrierte Schaltung wird zur Verfügung gestellt. Die Methode wird durch einen automatischen setzenund verlegenapparat in Bezug auf eine Vorlagenscheibe geleitet 100, die eine Mehrzahl der grundlegenden Zellen hat 110, die in einer Matrix gebildet werden, in der zuerst und in zweiten Energiequelleverdrahtungen 170 und 171, die Quer die Mehrzahl grundlegender Zellen 110 an eine Mehrzahl der Signalverdrahtungen angeschlossen werden, die entlang einer vertikalen Richtung gebildet werden, um Anschlüsse innerhalb jeder der Mehrzahl grundlegender Zellen 110 und/oder zwischen der Mehrzahl grundlegender Zellen 110 zur Verfügung zu stellen. Die Methode schließt ein: ein erster Schritt des Registrierens im automatischen Schreiten und der verlegenapparatedefinitionen des wirkungsvollen Stiftes bringt A1-A14, B2-B13 und C1-C14 in Position; ein zweiter Schritt des Registrierens einer Nettoliste im automatischen setzenund verlegenapparat; und ein dritter Schritt der Bestimmung der Plazierung des Stiftes Positionen und des Verdrahtens der Wege, basiert auf Daten für die Definitionen des wirkungsvollen Stiftes Positionen und die Nettoliste. Der eingetragene wirkungsvolle Stift Positionen werden auf den Gitterrasterfeldern 120 zur Verfügung gestellt, gelegen innerhalb und außerhalb einer Region zwischen den ersten und zweiten Energiequelleverdrahtungen 170 und 171. Im Stromkreis, der entsprechend den Definitionen verdrahtet wird, werden Kontakte in Bezug auf die Abflüsse innerhalb und außerhalb der Region zwischen den ersten und zweiten Energiequelleverdrahtungen 170 und 171 zur Verfügung gestellt, und die Signalverdrahtungen kreuzen nicht die Energiequelleverdrahtungen.

 
Web www.patentalert.com

< Light emitting semiconductor device and method of fabricating the same

< Asymmetric patterned magnetic memory

> Low forward voltage drop schottky barrier diode and manufacturing method therefor

> Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same

~ 00155