Semiconductor integrated circuit device and method for designing the same

   
   

A method for designing a semiconductor integrated circuit device, the method has the steps of producing, for a plurality of placement regions on each of which a design pattern is to be placed, first layout data having a first expected value based on a first layout design rule, producing, if a difference between the first expected data and an expected finished size after fabrication of the first layout data falls within an error tolerance for a standard value, first OPC data by correcting the first layout data, producing, if the plurality of placement regions include an out-of-tolerance region for which the first OPC data falling within the error tolerance cannot be produced, second layout data having a second expected value for the out-of-tolerance region based on a second layout design rule, producing second OPC data by correcting the second layout data such that an expected finished size after fabrication of the second layout data falls within the error tolerance for the standard value, and producing mask data by using the first OPC data and the second OPC data.

Μια μέθοδος για μια συσκευή ολοκληρωμένων κυκλωμάτων ημιαγωγών, η μέθοδος έχει τα βήματα της παραγωγής, για μια πολλαπλότητα των περιοχών τοποθέτησης σε κάθε μια της οποίας ένα σχέδιο σχεδίου πρόκειται να τοποθετηθεί, πρώτα στοιχεία σχεδιαγράμματος που έχουν μια πρώτη αναμενόμενη αξία υπολογισμένη με βάση έναν πρώτο κανόνα σχεδίου σχεδιαγράμματος, που παράγει, εάν μια διαφορά μεταξύ των πρώτων αναμενόμενων στοιχείων και ενός αναμενόμενου τελειωμένου μεγέθους μετά από την επεξεργασία των πρώτων στοιχείων σχεδιαγράμματος εμπίπτει σε μια ανοχή λάθους για μια τυποποιημένη αξία, τα πρώτα στοιχεία OPC με τη διόρθωση των πρώτων στοιχείων σχεδιαγράμματος, παραγωγή, εάν η πολλαπλότητα των περιοχών τοποθέτησης περιλαμβάνει μια περιοχή έξω-$$$-ΑΝΟΧΉΣ για την οποία τα πρώτα στοιχεία OPC που εμπίπτουν στην ανοχή λάθους δεν μπορούν να παραχθούν, για την περιοχή έξω-$$$-ΑΝΟΧΉΣ βασισμένη σε έναν δεύτερο κανόνα σχεδίου σχεδιαγράμματος, που παράγει τα δεύτερα στοιχεία OPC με τη διόρθωση των δεύτερων στοιχείων σχεδιαγράμματος έτσι ώστε ένα αναμενόμενο τελειωμένο μέγεθος μετά από την επεξεργασία των δεύτερων στοιχείων σχεδιαγράμματος εμπίπτει στην ανοχή λάθους για την τυποποιημένη αξία, και την παραγωγή των στοιχείων μασκών με τη χρησιμοποίηση των πρώτων στοιχείων OPC και των δεύτερων στοιχείων OPC.

 
Web www.patentalert.com

< Distributed architecture for a base station transceiver subsystem having a radio unit that is remotely programmable

< Selective capture and storage of A/V objects in an interactive multimedia system

> Handheld object selector

> System and method for controlling trap generation of simple network management protocol (SNMP) by defining and using a trapflag field and a trappeer field in the managed information base (MIB)

~ 00169