An instruction cache which separates storage cells for instruction data from storage cells for sequence control is disclosed. Instructions are decoded prior to being stored to the instruction cache which serves a primary cache, while prior hierarchical levels of memory store instructions in an encoded form. Because the instructions have a variable-length, the instruction cache includes a next address determination circuit to determine the next instruction address. The invention is advantageous because the separation of storage cells enables a next instruction address to be generated during a fetch stage for a current instruction, thereby avoiding the need for an otherwise necessary additional decoding stage. A bypass mechanism useful for any cache following a cache miss is also disclosed.

Μια κρύπτη οδηγίας που χωρίζει τα κύτταρα αποθήκευσης για τα στοιχεία οδηγίας από τα κύτταρα αποθήκευσης για τον έλεγχο ακολουθίας αποκαλύπτεται. Οι οδηγίες αποκωδικοποιούνται πριν από την αποθήκευση στην κρύπτη οδηγίας που εξυπηρετεί μια αρχική κρύπτη, ενώ τα προγενέστερα ιεραρχικά επίπεδα μνήμης αποθηκεύουν τις οδηγίες σε μια κωδικοποιημένη μορφή. Επειδή οι οδηγίες έχουν ένα μεταβλητός-μήκος, η κρύπτη οδηγίας περιλαμβάνει ένα επόμενο κύκλωμα προσδιορισμού διευθύνσεων για να καθορίσει την επόμενη διεύθυνση οδηγίας. Η εφεύρεση είναι συμφέρουσα επειδή ο χωρισμός των κυττάρων αποθήκευσης επιτρέπει σε μια επόμενη διεύθυνση οδηγίας για να παραχθεί κατά τη διάρκεια ενός σταδίου ευρύτητας για μια τρέχουσα οδηγία, με αυτόν τον τρόπο αποφεύγοντας την ανάγκη για ένα ειδάλλως απαραίτητο πρόσθετο αποκωδικοποιώντας στάδιο. Ένας μηχανισμός παράκαμψης χρήσιμος για οποιαδήποτε κρύπτη μετά από μια δεσποινίδα κρύπτης αποκαλύπτεται επίσης.


< (none)

< Flip-flop with logic function incorporated therein with minimal time penalty

> Accessing multiple independent microkernels existing in a globally shared memory system

> (none)

~ 00000