A method for locating a critical speed path within a integrated digital circuit. First, the area containing the critical speed path is isolated by selectively enabling a delay of clock driver circuits in the integrated circuit. Isolating the location of the speed path consists of determining a source clock driver that clocks the source of the speed path and a destination clock driver that clocks the destination of the speed path. The possible data path that may be the speed path are then further narrowed down by examining a connection database that lists all the data paths between various circuit areas. Specifically, all the data paths that do not originate at a flip-flop clocked by the source clock driver and end at a flip-flop clocked by the destination clock driver are eliminated. Next, information from a logic simulation trace is examined. The exact time at which the error occurs is identified on the logic simulation trace. At this point, only the source flip-flops that change state during this time period can be related to the speed path. Thus all paths that do not include a changing source flip-flop are excluded from possibility. At this point, the possible suspect data paths that may be the speed path have been reduced to a very small number, possibly one.

Une méthode pour localiser un chemin critique de vitesse dans un circuit numérique intégré. D'abord, le secteur contenant le chemin critique de vitesse est isolé en permettant sélectivement un retarder des circuits de conducteur d'horloge dans le circuit intégré. L'isolement de l'endroit du chemin de vitesse se compose déterminer un conducteur d'horloge de source qui synchronise la source du chemin de vitesse et d'un conducteur d'horloge de destination qui synchronise la destination du chemin de vitesse. La circulation de données possible qui peut être le chemin de vitesse sont alors encore rétrécie vers le bas en examinant une base de données de raccordement qui énumère toutes les circulations de données entre de divers secteurs de circuit. Spécifiquement, on élimine toutes les circulations de données qui ne commencent pas à une bascule synchronisée par le conducteur et l'extrémité d'horloge de source à une bascule synchronisée par le conducteur d'horloge de destination. Après, l'information d'une trace de simulation de logique est examinée. Le temps exact à l'où l'erreur se produit est identifié sur la trace de simulation de logique. En ce moment, seulement les bascules de source qui changent l'état pendant cette période de temps peuvent être liées au chemin de vitesse. Ainsi tous les chemins qui n'incluent pas une bascule changeante de source sont exclus de la possibilité. En ce moment, les circulations de données suspectes possibles qui peuvent être le chemin de vitesse ont été réduites à un nombre très petit, probablement un.