A multiple processor circuit arrangement utilizes a host processor which controls the operational state of a coprocessor by programming internal control registers on the coprocessor. The host processor and coprocessor are coupled to an expansion bus, and the coprocessor is adapted to execute platform-independent code on behalf of the host processor. In addition, a stack-based processor utilizes a stack cache for accelerating stack access operations and thereby accelerating the overall performance of the processor. When the stack-based processor is utilized as the coprocessor in the aforementioned host/coprocessor computer system, the coprocessor is optimized to process platform-independent program code such as Java bytecodes, thereby permitting fast and efficient execution of both program code native to the master processor as well as platform-independent program code that is, effectively, native to the coprocessor.

Um arranjo múltiplo do circuito do processador utiliza um processador do anfitrião que controle o estado operacional de um coprocessor programando registos de controle internos no coprocessor. O processador e o coprocessor do anfitrião são acoplados a uma barra-ônibus da expansão, e o coprocessor é adaptado para executar o código plataforma-independente em nome do processador do anfitrião. Além, um processador empilh-baseado utiliza um esconderijo da pilha para operações de aceleração e desse modo aceleração do acesso da pilha do desempenho total do processador. Quando o processador empilh-baseado é utilizado como o coprocessor no sistema computatorizado acima mencionado de host/coprocessor, o coprocessor optimized para processar o código plataforma-independente do programa tal como bytecodes de Java, desse modo permitindo a execução rápida e eficiente dos ambos nativo do código do programa ao processador mestre as.well.as o código plataforma-independente do programa isto é, eficazmente, nativa ao coprocessor.