A fully depleted SOI device includes a semiconductor substrate and a conductive well of a first conductivity type formed in a principal surface of the semiconductor substrate. An insulating layer is formed along the principal surface of the semiconductor substrate and extends across the conductive well. A transistor is formed on the insulating layer such that the insulating layer is interposed between the transistor and the semiconductor substrate, with the transistor including source and drain regions of the first conductivity type formed on the insulating layer, a channel region of a second conductivity type formed on the insulating layer and aligned over the conductive well, and a gate electrode aligned over the channel region. A metal contact is connected to the conductive well for applying a reverse bias potential to the transistor.

Een volledig uitgeput apparaat SOI omvat een halfgeleidersubstraat en geleidend goed van een eerste gevormd geleidingsvermogentype in een belangrijkste oppervlakte van het halfgeleidersubstraat. Een het isoleren laag wordt gevormd langs de belangrijkste oppervlakte van het halfgeleidersubstraat en uitbreidt zich goed over geleidend. Een transistor wordt gevormd op de het isoleren laag dusdanig dat de het isoleren laag tussen de transistor en het halfgeleidersubstraat wordt ingevoegd, met de transistor met inbegrip van bron en afvoerkanaalgebieden van het eerste geleidingsvermogentype die op de het isoleren laag wordt gevormd, een kanaalgebied van een tweede geleidingsvermogentype dat op de het isoleren laag wordt gevormd en dat over geleidend goed wordt gericht, en een poortelektrode die over het kanaalgebied wordt gericht. Een metaalcontact wordt verbonden met geleidend goed voor het toepassen van een omgekeerd bias potentieel op de transistor.

 
Web www.patentalert.com

< (none)

< Method for resolving differential signals

> Memory device including a memory array having a combination of trench capacitor DRAM cells and stacked capacitor DRAM cells

> (none)

~ 00001