A fast carry-sum form Booth encoder is used in a multiplicative divider to iteratively multiply one number by a series of numbers to produce the result of a divide or square root operation. The fast Booth encoder inputs a binary sum and a binary carry row representing the first number. The encoder adds the two numbers and at the same time Booth-encodes the result and outputs this result to a partial product generator to be combined with one of the series of numbers. Included in the fast Booth encoder are a multiplicity of interconnected logic cells. Each logic cell receives a number of distinct sequential bits from each of the binary sum and carry rows. The sequential bits from one binary number correspond to sequential bits in the other binary number. Each cell then produces an associated cell output. Each logic cell includes a carry bit generator for producing a number of carry bits to transmit to a next interconnected logic cell. Each cell also has an output generator for producing the cell output associated with the logic cell. Together, the cell outputs produced by each logic cell are at least a portion of a Booth encoded form of the sum of the pair of binary numbers. The logic is optimized so that a carry ripple passes through no more than two of the logic cells before being output, so that a carry ripple through all of the logic cells is avoided.

Быстрый шифратор будочки формы носить-summy использован в перемножительном рассекателе итеративно для того чтобы умножить один номер серией номеров для того чтобы дать разделять или деятельности квадратного корня. Быстрый шифратор будочки inputs бинарная сумма и бинарное носит рядок представляя первый номер. Шифратор добавляет 2 номера и в то же самое время Будочк-wifruet результат и выводит наружу этот результат к частично генератору продукта, котор нужно совместить с одной из серии номеров. Включена в быстрый шифратор будочки разносторонность соединенных клеток логики. Каждая клетка логики получает несколько определенные последовательные биты от каждой из бинарной суммы и носит рядки. Последовательные биты от одного binary number соответствуют к последовательным битам в другом binary number. Каждая клетка после этого производит associated выход клетки. Каждая клетка логики вклюает генератор бита носить для производить нескольк носит биты для того чтобы передать к следующей соединенной клетке логики. Каждая клетка также имеет генератор выхода для производить ую клетку связанной с клеткой логики. Совместно, выходами клетки произведенными каждой клеткой логики будут по крайней мере часть формы зашифрованной будочкой суммы пары бинарных номеров. Логика оптимизирована так, что пульсация носить пройдет через no more чем 2 из клеток логики перед быть ым, так, что избежится пульсация носить через всю из клеток логики.