A multiple processor circuit arrangement utilizes a master processor which controls the operational state of a slave processor by programming internal control registers on the slave processor. In addition, a stack-based processor utilizes a stack cache for accelerating stack access operations and thereby accelerating the overall performance of the processor. When the stack-based processor is utilized as a slave processor in the aforementioned master/slave multi-processor computer system the slave processor is optimized to process platform-independent program code such as Java bytecodes, thereby permitting fast and efficient execution of both program code native to the master processor as well as platform-independent program code that is in effect native to the slave processor.

Een veelvoudige regeling van de bewerkerkring gebruikt een hoofdbewerker die de operationele staat van een slavenbewerker door interne controleregisters op de slavenbewerker te programmeren controleert. Bovendien gebruikt een op stapel-gebaseerde bewerker een stapelgeheim voorgeheugen voor het versnellen van de verrichtingen van de stapeltoegang en daardoor het versnellen van de algemene prestaties van de bewerker. Wanneer de op stapel-gebaseerde bewerker als slavenbewerker in het voornoemde meester/slavenmultiverwerkercomputersysteem wordt gebruikt wordt de slavenbewerker geoptimaliseerd om platform-onafhankelijke programmacode zoals Java te verwerken bytecodes, daardoor toelatend snelle en efficiƫnte uitvoering van zowel programmacode inheems aan de hoofdbewerker evenals platform-onafhankelijke programmacode die aan de slavenbewerker in feite inheems is.

 
Web www.patentalert.com

< (none)

< Methods and apparatus for integrated storage of test environment context information

> HTML integration utility for a program development environment

> (none)

~ 00002