A CPU adapted to calculate a checksum simultaneously on multiple values packed into a single register. An adder is provided which adds a number of values packed into a first register to a number of packed values from a second register. The adder is constructed, or partitioned, so that the values do not propagate their carry bit to the next value. A special carry bit adder is provided which will add a carry bit out of each partitioned portion back into the sum value to generate the sum required by the checksum protocol.

Um processador central adaptou-se para calcular simultaneamente uma soma de controle nos valores múltiplos embalados em um único registo. Um adicionador é fornecido que adicione um número de valores embalados em um primeiro registo a um número de valores embalados de um segundo registo. O adicionador é construído, ou dividido, de modo que os valores não propaguem o seu carregue o bocado ao valor seguinte. Um especial carrega o adicionador do bocado é fornecido que adicionará um bocado carregar fora de cada parte traseira dividida da parcela no valor da soma para gerar a soma requerida pelo protocolo da soma de controle.