A system and method for architecting design for test circuitry (e.g., scan
architecting) within an integrated circuit design having subdesigns (e.g.,
modules). The novel system contains a default operational mode (no user
specification) and an operational mode based on user specifications;
within either mode, the system recognizes and allows definition of
subdesign scan chains which can be linked together alone or with other
scan elements to architect complex scan chains (e.g., top level scan
chains). The system includes specification, analysis, synthesis and
reporting processes which can be used in an IC design having a
hierarchical structure including modules. The specification process
accesses a design database and a script file and allows a user to define
global scan properties (scan style, number of chains, etc.), properties of
a particular scan chain (membership, name, etc.), test signals (scan-in,
scan-out, scan-enable, etc.), complex elements used as part of a scan
chain without requiring scan replacement, wires and latches forming
connections between scan elements; this information is associated with the
selected design database. Analysis reads the design database and performs
architecting of scan chains based on inferred scan elements of the design
and defined (e.g. specified) scan elements. During analysis, the logic
within the design database is not altered and a script is generated for
user modification/verification. Specification and analysis can be executed
iteratively until the desired scan structures are planned. Synthesis then
implements the desired DFT circuitry by altering the design database based
on the scan chains planned by analysis.
Un sistema y un método para architecting el diseño para el trazado de circuito de la prueba (e.g., exploración architecting) dentro de un diseño de circuito integrado que tiene subdesigns (e.g., módulos). El sistema de la novela contiene un modo operacional del defecto (ninguna especificación del usuario) y un modo operacional basado en especificaciones del usuario; dentro de cualquier modo, el sistema reconoce y permite la definición de las cadenas de la exploración del subdesign que se pueden ligar juntas solamente o a otros elementos de la exploración a las cadenas complejas de la exploración del arquitecto (e.g., cadenas de la exploración del nivel superior). El sistema incluye la especificación, análisis, síntesis y los procesos de la divulgación que se pueden utilizar en un diseño del IC que tiene una estructura jerárquica incluyendo los módulos. El proceso de la especificación tiene acceso a una base de datos del diseño y a un archivo de la escritura y permite que un usuario defina las características globales de la exploración (estilo de la exploración, número de cadenas, etc.), características de una cadena particular de la exploración (calidad de miembro, nombre, etc.), prueba señala (explorar-en, explore -hacia fuera, explorar-permita, etc.), los elementos complejos usados como parte de una cadena de la exploración sin requerir el reemplazo de la exploración, los alambres y los cierres que forman conexiones entre los elementos de la exploración; esta información se asocia a la base de datos seleccionada del diseño. El análisis lee la base de datos del diseño y realiza architecting de las cadenas de la exploración basadas en los elementos deducidos de la exploración del diseño y (e.g. especificado) de los elementos definidos de la exploración. Durante análisis, la lógica dentro de la base de datos del diseño no se altera y una escritura se genera para el usuario modification/verification. La especificación y el análisis pueden ser ejecutados iterativo hasta que se planean las estructuras deseadas de la exploración. La síntesis entonces pone el trazado de circuito deseado de DFT en ejecucio'n alterando la base de datos del diseño basada en las cadenas de la exploración previstas por el análisis.
