Quotient digit selection logic is modified so as to prevent a partial remainder equal to the negative divisor from occurring. An enhanced quotient digit selection function prevents the working partial remainder from becoming negative if the result is exact, choosing a quotient digit of zero instead of a quotient digit of one when the actual partial remainder is zero. Using a five bit estimated partial remainder where the upper four bits are zero, a possible carry propagation into fourth most significant bit is detected. This can be accomplished by looking at the fifth most significant sum and carry bits of the redundant partial remainder. If they are both zero, then a carry propagation out of that bit position into the least significant position of the estimated partial remainder is not possible, and a quotient digit of zero is chosen. This provides a one cycle savings since negative partial remainders no longer need to be restored before calculating the sticky bit. Extra hardware is eliminated because it is no longer necessary to provide any extra mechanism for restoring the preliminary final partial remainder. Latency is improved because no additional cycle time is required to restore negative preliminary partial remainders. In an alternative embodiment, where the upper four bits of the estimated partial remainder are ones while the fifth most significant bit is zero, a quotient digit of negative one is chosen. This alternative embodiment allows correct exact results in all rounding modes including rounding toward plus or minus infinity.

Логика выбора числа коэффициента доработана для того чтобы предотвратить частично остаток равный к отрицательному дивизору от происходить. Увеличенная функция выбора числа коэффициента предотвращает остаток деятельности частично от быть отрицательной если результат точно, то, выбирающ число коэффициента нул вместо числа коэффициента одного когда фактический частично остаток нул. Использующ 5, котор бит оценил частично остаток где верхние 4 бита нул, по возможности снесите распространение в четвертый значительно бит обнаруживает. Это может быть выполнено путем смотреть пятую часть большинств значительно сумма и носит биты резервного частично остатка. Если они оба нул, то распространение носить из того положения бита в наименьшее значительно положение оцененного частично остатка не по возможности, и выбрано число коэффициента нул. Это обеспечивает сбереженияа одного цикла в виду того что отрицательные частично остатки no longer быть восстановленным перед высчитывать липкий бит. Экстренное оборудование исключено потому что no longer обязательно обеспечить любой экстренный механизм для восстанавливать предварительный окончательный частично остаток. Латентность улучшена потому что необходимо никакое дополнительное время цикла восстановить остатки недостатка предварительные частично. В другом воплощении, где верхние 4 бита оцененного частично остатка одними пока пятая часть большинств значительно бит нул, выбрано число коэффициента недостатка одного. Это другое воплощение позволяет правильно точно результаты в всех округляя режимах включая округлять к добавочному или минус безграничность.

 
Web www.patentalert.com

< (none)

< Method and apparatus for analyzing data

> Method for directing a parallel processing computing device to form an absolute valve of a signed valve

> (none)

~ 00002