The present invention solves the problems associated with the prior art by providing a latency prediction bit (LPB) to indicate the latency with which an instruction should be executed, implicitly indicating whether a data dependency is likely to exist and the likelihood of that dependency causing a hazard. In a processor according to the present invention, an instruction dependent upon a given LDI instruction is issued a given number of machine cycles after that LDI instruction, the number of machine cycles being based on the value of the LPB associated with that LDI instruction. The LPB's value, in turn, depends on whether data will need to be forwarded to the functional unit involved during the execution of LDI instruction. The ability to predict such hazards is important in maintaining a pipeline's throughput and avoiding unnecessary recirculations.

La présente invention résout les problèmes liés à l'art antérieur en fournissant un peu de prévision de latence (LPB) pour indiquer la latence avec laquelle une instruction devrait être exécutée, indiquant implicitement si une dépendance de données est susceptible d'exister et la probabilité de cette dépendance causant un risque. Dans un processeur selon la présente invention, une personne à charge d'instruction sur une instruction donnée de LDI est publiée un nombre donné de cycles de machine ensuite qui l'instruction de LDI, le nombre de cycles de machine étant basés sur la valeur du LPB lié à celui instruction de LDI. La valeur du LPB, alternativement, dépend de si des données devront être expédiées à l'unité fonctionnelle impliquée pendant l'exécution de l'instruction de LDI. La capacité de prévoir de tels risques est importante en maintenant la sortie d'une canalisation et en évitant des recirculations inutiles.