A phase error cancellation apparatus captures data bits of a serialized data stream with reduced phase error by aligning a generated clock signal to the data stream. The phase error cancellation apparatus includes a data delay pipe, a clock generator, a clock delay pipe, and a data stream sampling element. The data delay pipe receives the data stream and delays the data bits by a first amount. The clock generator generates a clock signal that the clock delay pipe delays by a second amount. The data stream sampling element receives the delayed data bits and the delayed clock signal, and samples the delayed data bits using the delayed clock signal to recover the data bits from the data stream with reduced phase error.

Ein Phasenabweichung Annullierungapparat nimmt Informationsbits eines serialized Datenstromes mit verringerter Phasenabweichung gefangen, indem er ein erzeugtes Taktgebersignal zum Datenstrom ausrichtet. Der Phasenabweichung Annullierungapparat schließt Daten verzögert Rohr, einen Taktgeber ein, verzögert ein Taktgeber Rohr und ein Datenstromstichprobenelement. Die Daten verzögern Rohr empfangen den Datenstrom und verzögern die Informationsbits durch eine erste Menge. Der Taktgeber erzeugt ein Taktgebersignal, daß der Taktgeber Rohr verzögert durch eine zweite Menge verzögert. Das Datenstrom-Stichprobenelement empfängt die verzögerten Informationsbits und das verzögerte Taktgebersignal und probiert die verzögerten Informationsbits mit dem verzögerten Taktgebersignal, die Informationsbits von dem Datenstrom mit verringerter Phasenabweichung zu erholen.