A computer bus includes a set of computer bus input nodes to receive a set of computer bus input signals generated by system cards attached to the computer bus. The computer bus input signals are processed by a set of bus bit processors. Each of the bus bit processors includes a digital gate logic circuit to perform a logical OR operation on a subset of the set of computer bus input signals. The subset of computer bus input signals corresponds to the signals carried by a single line of a traditional computer bus. Each bus bit processor generates a bus bit processor output signal. The set of bus bit processors thereby form a set of bus bit processor output signals. The bus bit processor output signals are applied to computer bus output nodes for processing by the system cards in a conventional manner. Thus, the digital gate logic circuits of the bus bit processors execute the function performed by traditional hardwired computer bus structures. Consequently, the disclosed computer bus avoids the speed limitations and complicated transmission line design considerations associated with traditional computer bus structures.

Шина компьютера вклюает комплект узлов входного сигнала шины компьютера для того чтобы получить комплект входных сигналов шины компьютера произведенных карточками системы прикрепленными к шине компьютера. Входные сигналы шины компьютера обработаны комплектом обработчиков бита шины. Каждый из обработчиков бита шины вклюает цифровую цепь логики строба для того чтобы выполнить логически ИЛИ деятельность на подсовокупности комплекта входных сигналов шины компьютера. Подсовокупность входных сигналов шины компьютера соответствует к сигналам снесенным одиночной линией традиционной шины компьютера. Каждый обработчик бита шины производит выходной сигнал обработчика бита шины. Комплект шины сдержал форму обработчиков таким образом, котор комплект шины сдержал выходные сигналы обработчика. Выходные сигналы обработчика бита шины приложены к узлам выхода шины компьютера для обрабатывать карточками системы в светской манере. Таким образом, цифровые цепи логики строба обработчиков бита шины исполняют функцию выполненную традиционными hardwired структурами шины компьютера. Следовательно, показанная шина компьютера избегает ограничений скорости и осложненное рассмотрение конструкции линии передачи связанное с традиционным компьютером везет структуры на автобусе.

 
Web www.patentalert.com

< (none)

< System and method for configuring and registering a cryptographic device

> Apparatus and method for secure device addressing

> (none)

~ 00002