A layout parasitic extraction system is disclosed. The present invention is a connectivity-based approach for extracting layout parasitics. The present invention creates a connectivity-based database, where geometries of a layout are organized by net. The present invention allows net-by-net extraction of layout parasitics using a connectivity-based database. Furthermore, a user can select a net or nets for extraction. The present invention outputs a database containing nets and their extracted layout parasitics. The present invention can create a netlist format file from a database containing nets and their extracted parasitics to allow back annotation of layout parasitics into a circuit schematic or for use for other software (possibly from a third-party).

Ένα παρασιτικό σύστημα εξαγωγής σχεδιαγράμματος αποκαλύπτεται. Η παρούσα εφεύρεση είναι μια συνδετικότητα-βασισμένη προσέγγιση για την εξαγωγή του parasitics σχεδιαγράμματος. Η παρούσα εφεύρεση δημιουργεί μια συνδετικότητα-βασισμένη βάση δεδομένων, όπου η γεωμετρία ενός σχεδιαγράμματος οργανώνεται από καθαρό. Η παρούσα εφεύρεση επιτρέπει την καθαρός-από-καθαρή εξαγωγή του parasitics σχεδιαγράμματος χρησιμοποιώντας μια συνδετικότητα-βασισμένη βάση δεδομένων. Επιπλέον, ένας χρήστης μπορεί να επιλέξει έναν καθαρό ή τα δίχτυα για την εξαγωγή. Τα παρόντα αποτελέσματα εφευρέσεων μια βάση δεδομένων που περιέχει τα δίχτυα και το αποσπασματικό parasitics σχεδιαγράμματός τους. Η παρούσα εφεύρεση μπορεί να δημιουργήσει ένα αρχείο σχήματος netlist από μια βάση δεδομένων που περιέχει τα δίχτυα και το αποσπασματικό parasitics τους για να επιτρέψει τον πίσω σχολιασμό του parasitics σχεδιαγράμματος σε μια σχηματική αναπαράσταση κυκλωμάτων ή για τη χρήση για άλλο λογισμικό (ενδεχομένως από έναν τρίτο).

 
Web www.patentalert.com

< (none)

< Cellular transceiver station with adjustable time lag

> Low voltage screen for improving the fault coverage of integrated circuit production test programs

> (none)

~ 00002