A high frequency signal received by an antenna is converted into a base-band signal through frequency conversion and quadrature detection in a radio circuit. Through search processing of the base-band signal in a timing control circuit, timings for a plurality of paths are detected, whereby first and second replica code timing indicating signals, a timing pulse, and first and second delay time indicating signals are generated. In first and second replica code generators, first and second replica codes are generated at timings indicated by the first and second replica code timing indicating signals, respectively. In first and second correlators, a correlation value of the base-band signal and the first replica code and a correlation value of the base-band signal and the second replica code are determined, respectively. In first and second synchronous detectors, output signals of the first and second correlators undergo synchronous detections, respectively, whereby first and second symbols are outputted. In first and second timing adjusting buffers, the first and second symbol signals are latched in response to the timing pulses, respectively, and the first and second symbol signals as latched are outputted with delay times indicated by the first and second delay time indicating signals, respectively. Output signals from the first and second timing adjusting buffers are combined together by a RAKE combining circuit.

Um sinal de alta freqüência recebido por uma antena é convertido em um sinal do base-band com a conversão de freqüência e na deteção da quadratura em um circuito de rádio. Com processar da busca do sinal do base-band em um circuito de controle do sincronismo, os sincronismos para um plurality dos trajetos são detectados, por meio de que primeiramente e segundo sincronismo do código do replica que indica sinais, um pulso cronometrando, e atrasam primeiramente e em segundo o tempo que indica que os sinais estão gerados. Em primeiramente e os segundos geradores de código do replica, primeiramente e os segundos códigos do replica são gerados nos sincronismos indicados pelo primeiro e segundo sincronismo do código do replica que indica sinais, respectivamente. Em primeiramente e os segundos correlators, um valor da correlação do sinal do base-band e o primeiro código do replica e um valor da correlação do sinal do base-band e do segundo código do replica são determinados, respectivamente. Os detetores em primeiramente e em segundo synchronous, sinais de saída dos primeiros e segundos correlators submetem-se a deteções synchronous, respectivamente, por meio de que primeiramente e os segundos símbolos são outputted. Em primeiramente e o segundo sincronismo que ajusta amortecedores, os primeiros e segundos sinais do símbolo é trancado em resposta aos pulsos cronometrando, respectivamente, e os primeiros e segundos sinais do símbolo enquanto trancado são outputted com atrasam as épocas indicadas pelo primeiras e os segundos atrasam o tempo que indica sinais, respectivamente. Os sinais de saída do primeiro e segundo sincronismo que ajusta amortecedores são combinados junto por um ANCINHO que combina o circuito.