A semiconductor integrated circuit reliability verification device for
detecting any portion of design that may cause circuit malfunction due to
the effects of switching noise, comprises a partial circuit network
detecting part for detecting, based on a transistor-level net list for the
circuit to be verified, information concerning partial circuit networks
that form part of a circuit to be verified, a maximum resistance
calculating part for calculating, based on the information concerning the
partial circuit network, the maximum resistance that occurs while the
channel connected component is operating, a gate capacitance calculating
part for calculating, based on the information concerning the partial
circuit network, the total gate capacitance for the portions but the
inverter of a driven circuit, and an error judging part for calculating
the value of evaluation function, based on the value of maximum resistance
and the total gate capacitance, and judging whether or not the calculated
value is in violation of the design criteria.
Een halfgeleiderapparaat van de betrouwbaarheidscontrole van geïntegreerde schakelingen om om het even welk gedeelte van ontwerp te ontdekken dat kringsdefect kan veroorzaken toe te schrijven aan de gevolgen van omschakelingslawaai, bestaat uit een gedeeltelijk kringsnetwerk ontdekkend deel voor ontdekken, gebaseerd op een transistor-vlakke netto lijst voor de te verifiëren kring, informatie betreffende gedeeltelijke kringsnetwerken die een deel van een te verifiëren kring vormen, een maximumweerstand het berekenen deel voor berekenen, gebaseerd op de informatie betreffende het gedeeltelijke kringsnetwerk, de maximumweerstand die terwijl de kanaal aangesloten component werkt, een poortcapacitieve weerstand het berekenen deel voor berekenen voorkomt, gebaseerd op de informatie betreffende het gedeeltelijke kringsnetwerk, de totale poortcapacitieve weerstand voor de gedeelten maar de fout die deel voor het berekenen van de waarde van evaluatiefunctie beoordeelt, die op de waarde van maximumweerstand en de totale poortcapacitieve weerstand, en het oordelen hetzij of niet de berekende waarde wordt gebaseerd is in schending van de ontwerpcriteria.