An apparatus and method for reading of a memory associated with a central processing unit that does not permit a fraudulent individual to discover the addressing codes of the memory corresponding to the performance of a particular wherein the successive codes for the addressing of the memory are deduced from one another according to a function of prediction defined by the programmer. These addressing codes are verified by the addressing circuits of the memory by means of a computation and comparison procedure that know the prediction function.

Συσκευές και μια μέθοδος για την ανάγνωση μιας μνήμης που συνδέεται με μια μονάδα κεντρικής επεξεργασίας που δεν επιτρέπει σε ένα ψευδές άτομο για να ανακαλύψει τους κώδικες εξέτασης της μνήμης που αντιστοιχεί στην απόδοση ενός ιδιαίτερου όπου οι διαδοχικοί κώδικες για την εξέταση της μνήμης συνάγονται μεταξύ τους σύμφωνα με μια λειτουργία της πρόβλεψης που καθορίζεται από τον προγραμματιστή. Αυτοί που εξετάζουν τους κώδικες ελέγχονται από τα κυκλώματα εξέτασης της μνήμης με τη βοήθεια μιας διαδικασίας υπολογισμού και σύγκρισης που ξέρουν τη λειτουργία πρόβλεψης.