A computer system uses redundant voting at the hardware clock level to detect and to correct single event upsets (SEU) and other random failures. In one preferred embodiment, the computer includes four or more commercial processing units (CPUs) operating in strict "lock-step" and whose outputs (33, 37) to system memory and system bus are voted by a gate array which may be implemented in a custom integrated circuit. A custom memory controller interfaces to the system memory and system bus. The data and address (35, 37) at each write to and read from memory within the computer are voted at each CPU clock cycle. A vote status and control circuit "reads" the status of the vote and controls the state of the CPUs using hardware and software. The majority voted signals are used by the agreeing CPUs 32 to continue processing operations without interruption. The system logic selects the best chance of recovering from a detected fault by re-synchronizing all CPUs, powering down a faulty CPU or switching to a spare computer, resetting and re-booting the substituted CPUs.

Um sistema computatorizado usa votar redundante no nível do pulso de disparo da ferragem para detectar e corrigir as únicas viradas do evento (SEU) e outras falhas aleatórias. Em um preferiu a incorporação, o computador inclui umas unidades processando quatro ou mais comerciais (CPUs) que operam-se na "fechamento-etapa estrita" e cujas as saídas (33, 37) à memória de sistema e à barra-ônibus do sistema são votados por uma disposição de porta que possa ser executada em um circuito integrado feito sob encomenda. Um controlador da memória do costume conectara à barra-ônibus da memória de sistema e do sistema. Os dados e o endereço (35, 37) em cada um escrevem a e lêem da memória dentro do computador são votados em cada ciclo de pulso de disparo do processador central. Um circuito do status e de controle do voto "lê" o status do voto e controla o estado do CPUs usando a ferragem e o software. Os sinais votados maioria são usados pelo CPUs concordando 32 continuar operações processando sem o interruption. A lógica do sistema seleciona a mais melhor possibilidade de recuperar de uma falha detectada re-sincronizando todo o CPUs, powering abaixo um processador central defeituoso ou comutando a um computador de reposição, restaurando e recarregando o CPUs substituído.