An electronic design automation system provides optimization of RTL models of electronic designs, to produce detailed constraints and data precisely defining the requirements for the back-end flows leading to design fabrication. The system takes an RTL model of an electronic design and maps it into an efficient, high level hierarchical representation of the hardware implementation of the design. Automatic partitioning partitions the hardware representation into functional partitions, and creates a fully characterized performance envelope for a range of feasible implementations for each of the partitions, using accurate placement based wire load models. Chip-level optimization selects and refines physical implementations of the partitions to produce compacted, globally routed floorplans. Chip-level optimization iteratively invokes re-partitioning passes to refine the partitions and to recompute the feasible implementations. In this fashion, a multiple-pass process converges on an optimal selection of physical implementations for all partitions for the entire chip that meet minimum timing requirements and other design goals. The system outputs specific control and data files which thoroughly define the implementation details of the design through the entire back-end flow process, thereby guaranteeing that the fabricated design meets all design goals without costly and time consuming design iterations.

Um sistema eletrônico da automatização de projeto fornece o optimization de modelos de RTL de projetos eletrônicos, aos confinamentes detalhados produto e aos dados que definem precisamente as exigências para os fluxos back-end que conduzem para projetar a fabricação. O sistema faz exame de um modelo de RTL de um projeto eletrônico e de mapas ele em uma respresentação hierárquica do nível eficiente, elevado da execução de ferragem do projeto. Dividir automático divide a respresentação de ferragem em divisórias funcionais, e cría um envelope inteiramente caracterizado do desempenho para uma escala de execuções praticáveis para cada uma das divisórias, usando colocação exata modelos baseados da carga do fio. o optimization do Microplaqueta-nível seleciona e refina execuções físicas das divisórias ao produto comprimido, floorplans global distribuídos. o optimization do Microplaqueta-nível invoca iterativa re-dividir passagens para refinar as divisórias e ao recompute as execuções praticáveis. Nesta forma, múltiplo-passe o processo converge em uma seleção optimal de execuções físicas para todas as divisórias para a microplaqueta inteira que se encontram com exigências mínimas e outras do sincronismo objetivos do projeto. Os arquivos de dados específicos do controle e dos das saídas de sistema que definem completamente os detalhes da execução do projeto com o processo back-end inteiro do fluxo, garantindo desse modo que todas do projeto as reuniões fabricadas projetam objetivos sem caro e cronometram iterações consumindo do projeto.