Programming and reading management architecture, particularly for test purposes, for memory devices of the non-volatile type, comprising at least two memory half-matrices, a bidirectional internal bus for the transmission of data to and from the memory half-matrices, a programming unit for each one of the at least two memory half-matrices, and a data sensing unit. The programming units are adapted to program the at least two memory half-matrices and the data sensing unit and the programming units communicate with the bidirectional internal bus to reroute onto the bus reading data and programming data of the at least two memory half-matrices.

Programando e lendo a arquitetura da gerência, particularmente para finalidades do teste, para os dispositivos de memória do tipo permanente, compreendendo ao menos duas metade-matrizes da memória, uma barra-ônibus interna bidirectional para a transmissão dos dados a e das metade-matrizes da memória, uma unidade de programação para cada das ao menos duas metade-matrizes da memória, e uns dados que detetam a unidade. As unidades de programação são adaptadas para programar as ao menos duas metade-matrizes da memória e os dados que detetam a unidade e as unidades de programação comunicam-se com a barra-ônibus interna bidirectional para redistribuir nos dados de leitura da barra-ônibus e em dados de programação das ao menos duas metade-matrizes da memória.