There is provided a method of evaluating fault coverage, which enables the
complete implement action of the test of macro-blocks embedded in a LSI by
performing fault simulation. According to the present invention, the fault
simulation of a macro-block such as a CPU core is performed on the
assumption that the fault simulation of 100% assumed faults or sufficient
% assumed faults for practical purpose is performed on a reference chip
with use of a standard test pattern. In the fault simulation process, the
fault sampling is performed at first in the macro-block, and the fault
simulation is performed by inputting the standard test pattern into the
macro-block. Subsequently, the sampled faults are embedded in a newly
developed chip having the same macro-block, and then the fault simulation
for the newly developed chip is then performed again with use of a test
pattern obtained by modifying the standard test pattern. A list of
detected and undetected faults of the newly developed chip is compared
with a list of detected and undetected faults of the reference chip
detected by using the standard test pattern. When these lists are
identical, it is assured that the test of the macro-block in the newly
developed chip was properly performed by using the test pattern and that
the satisfactory fault coverage was obtained.
Se proporciona un método de evaluar la cobertura de la avería, de la cual permite la acción completa del instrumento de la prueba macro-bloquea encajado en una LSI realizando la simulación de la avería. Acordando a la actual invención, la simulación de la avería del macro-bloquea tales que una base de la CPU se realice en la asunción que la simulación de la avería de el 100% asumió las averías o suficientes % asumieron que las averías para el propósito práctico están realizadas en una viruta de la referencia con uso de un patrón de prueba estándar. En el proceso de la simulación de la avería, el muestreo de la avería se realiza al principio adentro macro-bloquea, y la simulación de la avería es realizada entrando el patrón de prueba estándar en macro-bloquea. Posteriormente, las averías muestreadas se encajan en una viruta nuevamente desarrollada que tiene el mismo macro-bloquean, y entonces la simulación de la avería para la viruta nuevamente desarrollada entonces se realiza otra vez con uso de un patrón de prueba obtenido modificando el patrón de prueba estándar. Una lista de averías detectadas y desapercibidas de la viruta nuevamente desarrollada se compara con una lista de las averías detectadas y desapercibidas de la viruta de la referencia detectada usando el patrón de prueba estándar. Cuando estas listas son idénticas, se asegura que la prueba del macro-bloquea en la viruta nuevamente desarrollada fue realizada correctamente usando el patrón de prueba y que la cobertura satisfactoria de la avería fue obtenida.
