A parallel processing system in which access contention of a read cycle from a processing unit side to a local shared memory and a write cycle from a shared bus system side on the local shared memory is reduced and a memory LSI which may be used in such unit are provided. The parallel processing system comprises a local shared memory between the processor and a shared bus. Address and data input means (WA and DI) for writing data to a memory cell and address input means (RA) and data output means (DO) for reading data are provided independently from each other to parallelize operations for reading from the processor side and for writing from the shared bus side.

Ein Simultanverarbeitungsystem, in dem Zugangskonflikt eines gelesenen Zyklus von einer Verarbeitung Maßeinheit Seite zu einem lokalen geteilten Gedächtnis und des schreibenzyklus von einer geteilten Bussystem Seite auf dem lokalen geteilten Gedächtnis verringert wird und eine Gedächtnis LSI, die in solcher Maßeinheit verwendet werden kann, werden zur Verfügung gestellt. Das Simultanverarbeitungsystem enthält ein lokales geteiltes Gedächtnis zwischen dem Prozessor und einem geteilten Bus. Adresse und Dateneingabemittel (WA und DI) für Schreiben Daten zu einer Speicherzelle und zu den Adresse Eingang Mitteln (RA) und zu den Datenausgang Mitteln (), für Lesedaten werden unabhängig von einander parallelize Betriebe für das Ablesen von der Prozessorseite und für das Schreiben von der geteilten Busseite zur Verfügung gestellt.