A method for selecting the state assignments of a complex programmable logic device (CPLD) to minimize power consumption. Within the CPLD, a plurality of macrocells are selected to store a corresponding plurality of state variables, wherein the number of macrocells is selected to be equal to the number of states. For each of the states, one of the macrocells is assigned to store a state variable having a first logic state, and the remaining macrocells are assigned to store state variables having a second logic state. The macrocells storing state variables having the second logic state exhibit a lower power consumption than the macrocell storing the state variable having the first logic state. In addition, each of the macrocells includes a plurality of wired logic gates, each being in a high-current state or a low-current state. The number of wired logic gates in the low-current state is maximized in the macrocells assigned to store the state variables having the second logic state. As a result of these state assignments, the CPLD exhibits a relatively low power consumption.

Un metodo per la selezione delle assegnazioni di dichiarare di un dispositivo di logica programmabile complesso (CPLD) per minimizzare assorbimento di corrente di energia. All'interno del CPLD, una pluralità di macrocells è selezionata per memorizzare una pluralità corrispondente di dichiara le variabili, in cui il numero di macrocells è selezionato per essere uguale al numero di dichiara. Per ciascuno del dichiara, uno dei macrocells è assegnato per memorizzare un dichiarare variabile avendo una prima logica dichiara ed i macrocells restanti sono assegnati al deposito dichiarano le variabili che hanno una seconda logica dichiarano. I macrocells che immagazzinare dichiara le variabili che hanno la seconda logica dichiarano l'esposizione un assorbimento di corrente di energia più basso che il macrocell che memorizza il dichiarare variabile avendo la prima logica dichiara. In più, ciascuno dei macrocells include una pluralità di cancelli metallici di logica, ciascuno che è in un a corrente forte dichiara o un a corrente debole dichiara. Il numero di cancelli metallici di logica nell'a corrente debole dichiara è elevato nei macrocells assegnati per immagazzinare le variabili di dichiarare che hanno la seconda logica dichiara. Come conseguenza di questi dichiari le assegnazioni, le esposizioni di CPLD un assorbimento di corrente di energia relativamente basso.