An interface between a main computer 20 and a peripheral unit 30 allows
connection/disconnection of the peripheral unit to and from the main
computer during the operation of the main computer, while achieving
reduction of fluctuation in the source voltage caused by hot line
connection/disconnection, as well as a reduction of the circuit size. The
interface includes a connector having long terminal pairs and short
terminal pairs, by which the peripheral unit 30 is connected to the main
computer 20. The peripheral unit 30 contains a delay circuit comprised of
a FET 10 for controlling ON/OFF operation of the electric current path, a
capacitor C1, and resistors R1 and R2. The signal path containing R1 and
R2 forms a closed loop only when the peripheral unit is completely
inserted into the main computer. During the insertion, the long terminal
pairs are first connected, which is followed by connection of the short
terminal pair. After the connection of the short terminal pair, C1 is
charged and the FET 10 is gradually switched ON. During the extraction of
the peripheral unit, C1 starts being discharged after disconnection of the
short terminal pair and the FET 10 is gradually turned OFF. As a result,
electric current supply is varied smoothly. In another embodiment a
movable element for securing and releasing the peripheral unit from
connection with the main unit closes and opens a switch in the current
path between the delay circuit and the main unit.
Une interface entre un ordinateur principal 20 et une unité périphérique 30 permet connection/disconnection de l'unité périphérique à et de l'ordinateur principal pendant le fonctionnement de l'ordinateur principal, tout en réalisant la réduction de fluctuation de la tension de source provoquée par la ligne directe connection/disconnection, comme une réduction de la taille de circuit. L'interface inclut un connecteur ayant de longues paires terminales et des paires terminales courtes, par lesquelles l'unité périphérique 30 est reliée à l'ordinateur principal 20. L'unité périphérique 30 contient un circuit de retarder consisté en un FET 10 pour commander le fonctionnement "marche/arrêt" du chemin courant électrique, d'un condensateur C1, et des résistances R1 et R2. Le circuit contenant R1 et R2 forme une boucle bloquée seulement quand l'unité périphérique est complètement insérée dans l'ordinateur principal. Pendant l'insertion, les longues paires terminales sont d'abord reliées, qui est suivie du raccordement de la paire terminale courte. Après le raccordement de la paire terminale courte, C1 est chargé et le FET 10 est graduellement alimenté. Pendant l'extraction de l'unité périphérique, les débuts C1 étant déchargés après le débranchage de la paire terminale courte et le FET 10 est graduellement arrêtés. En conséquence, l'approvisionnement courant électrique est changé sans à-coup. Dans une autre incorporation un élément mobile pour fixer et libérer l'unité périphérique du raccordement avec l'unité principale ferme et ouvre un passage dans le chemin courant entre le circuit de retarder et l'unité principale.
