A microprocessor (12) comprising a cache circuit (20) and circuitry (46, 48, 41, 56) for issuing a prefetch request. The prefetch request (82) comprises an address (82a) and requests information of a first size (82b) from the cache circuit. The microprocessor also includes prefetch control circuitry (22), which comprises circuitry for receiving the prefetch request and evaluation circuitry for evaluating system parameters corresponding to the prefetch request. Additionally, the prefetch control circuitry comprises circuitry, responsive to the evaluation circuitry, for determining a size of information for a prefetch operation starting at the address from the cache circuit, where the prefetch operation corresponds to the prefetch request.

Un microprocesseur (12) comportant un circuit de cachette (20) et les circuits (46, 48, 41, 56) pour publier une demande de prefetch. La demande de prefetch (82) comporte une adresse (82a) et demande l'information d'une première taille (82b) du circuit de cachette. Le microprocesseur inclut également les circuits de commande de prefetch (22), qui comportent des circuits pour recevoir les circuits de demande et d'évaluation de prefetch pour des paramètres d'évaluation de système correspondant à la demande de prefetch. En plus, les circuits de commande de prefetch comportent des circuits, sensibles aux circuits d'évaluation, pour déterminer une taille d'information pour une opération de prefetch démarrant à l'adresse du circuit de cachette, où l'opération de prefetch correspond à la demande de prefetch.