A data processing circuit (201) is shown having elements (315, 310) which operate in response to decoded instruction while receiving clocking signals. Instruction types are identified and clocking signals to at least one of the elements is enabled or disabled in dependence upon whether the element is required for the execution of the identified instruction type.

Un circuit informatique (201) est montré en ayant les éléments (315, 310) ce qui fonctionnent en réponse à l'instruction décodée tout en recevant synchroniser signale. Des types d'instruction sont identifiés et synchroniser des signaux au moins à un des éléments est permis ou neutralisé dans la dépendance au moment si l'élément est exigé pour l'exécution du type identifié d'instruction.