A state machine with a dynamic clock gating function according to the invention is disclosed. In the state machine, a gating clock control logic is used to gate a clock signal input to flip-flops which do not need a clock sample input. Accordingly, the total capacitance of capacitors which are charged/discharged following the state transition of a clock signal is greatly reduced, thereby decreasing the power consumption of the state machine.

Una máquina del estado con una función que bloquea del reloj dinámico según la invención se divulga. En la máquina del estado, una lógica de control del reloj que bloquea se utiliza para bloquear una entrada de señal del reloj a los flip-flop que no necesitan una entrada de la muestra del reloj. Por consiguiente, la capacitancia total de los condensadores que son charged/discharged que siguen la transición del estado de una señal del reloj se reducen grandemente, de tal modo disminuyendo el consumo de energía de la máquina del estado.