Herein disclosed is a data processing system having a memory packaged therein for realizing a large-scale and high-speed parallel distributed processing and, especially, a data processing system for the neural network processing. The neural network processing system according to the present invention comprises: a memory circuit for storing neuron output values, connection weights, the desired values of outputs, and data necessary for learning; an input/output circuit for writing or reading data in or out of said memory circuit; a processing circuit for performing a processing for determining the neuron outputs such as the product, sum and nonlinear conversion of the data stored in said memory circuit, a comparison of the output value and its desired value, and a processing necessary for learning; and a control circuit for controlling the operations of said memory circuit, said input/output circuit and said processing circuit. The processing circuit is constructed to include at least one of an adder, a multiplier, a nonlinear transfer function circuit and a comparator so that at least a portion of the processing necessary for determining the neutron output values such as the product or sum may be accomplished in parallel. Moreover, these circuits are shared among a plurality of neutrons and are operated in a time sharing manner to determine the plural neuron output values. Still moreover, the aforementioned comparator compares the neuron output value determined and the desired value of the output in parallel.

Ci-dessus révélé est un système de traitement de données ayant une mémoire emballée là-dedans pour réaliser un traitement distribué parallèle à grande échelle et à grande vitesse et, particulièrement, un système de traitement de données pour le traitement de réseau neurologique. Le système de traitement de réseau neurologique selon la présente invention comporte : un circuit de mémoire pour stocker le neurone a produit des valeurs, des poids de raccordement, les valeurs désirées des sorties, et des données nécessaires pour l'étude ; un circuit d'entrée-sortie pour des données d'écriture ou de lecture dans ou hors de ledit circuit de mémoire ; un circuit de traitement pour effectuer un traitement pour déterminer le neurone produit tels comme produit, somme et conversion non-linéaire des données stockées dans ledit circuit de mémoire, une comparaison de la valeur de rendement et de sa valeur désirée, et un traitement nécessaire pour l'étude ; et un circuit de commande pour commander les opérations de ledit circuit de mémoire, de ledit circuit d'entrée-sortie et de ledit traitement circuitent. Le circuit de traitement est construit pour inclure au moins un d'un additionneur, d'un multiplicateur, d'un circuit non-linéaire de fonction de transfert et d'un comparateur de sorte qu'au moins une partie du traitement nécessaire pour déterminer le neutron ait produit des valeurs telles que le produit ou la somme puisse être accomplie en parallèle. D'ailleurs, ces circuits sont mis en commun entre une pluralité de neutrons et sont actionnés d'une façon de répartition du temps pour déterminer les valeurs plurielles de rendement de neurone. Toujours d'ailleurs, le comparateur mentionné ci-dessus compare la valeur de rendement de neurone déterminée et la valeur désirée du rendement en parallèle.