A method of automatically placing transistors of a folded transistor circuit for synthesizing rows of transistors in a semiconductor layout (172). First, an initial placement of transistors is generated (802). Next, a candidate move of transistors is selected (804). Then the change in cost of the placement resulting from applying the candidate move is evaluated (806). A decision is made to accept the candidate move based on the evaluation of its cost (808). If accepted, the move is performed (810) and the cost of the placement is updated (812). Finally, a decision to terminate the process is made (814).

Eine Methode von Transistoren eines gefalteten Transistorstromkreises für synthetisierende Reihen der Transistoren in einen Halbleiterplan (172) automatisch legen. Zuerst wird eine Ausgangsplazierung der Transistoren erzeugt (802). Zunächst wird eine Bewerberbewegung der Transistoren vorgewählt (804). Dann wird die Änderung in den Kosten der Plazierung, die aus dem Anwenden der Bewerberbewegung resultiert, ausgewertet (806). Eine Entscheidung wird getroffen, um die Bewerberbewegung anzunehmen, die auf der Auswertung seiner Kosten (808) basiert. Wenn sie angenommen wird, wird die Bewegung (810) durchgeführt und die Kosten der Plazierung sind aktualisiert (812). Schließlich wird eine Entscheidung, zum des Prozesses zu beenden getroffen (814).

 
Web www.patentalert.com

< (none)

< Secure data processing method and system

> Accelerated multimedia processor

> (none)

~ 00005