A reliable fault-tolerant I/O controller supporting redundant synchronous memories is described. The I/O controller includes multiple I/O control logic units where each I/O control logic unit is in communication with a host server and external peripheral devices. Each I/O control logic unit includes a processor, a memory, and a memory controller. A master I/O control logic unit services I/O transactions from the host server and the external peripheral devices. A slave I/O control logic unit operates in a quiescent state until the master I/O control logic unit experiences a memory failure. At such time, the slave I/O control logic unit resumes operation of the I/O controller. In order to facilitate the switchover from the master I/O control logic unit to the slave I/O control logic unit, the master memory controller performs concurrent memory write operations in both the master and slave memories. The concurrent memory write operations ensure that the memories in both I/O control logic units are in a consistent state in order for the switchover to occur without loss of data.

Un contrôleur insensible aux défaillances fiable d'I/O soutenant des mémoires synchrones superflues est décrit. Le contrôleur d'I/O inclut les unités multiples de logique de commande d'I/O où chaque unité de logique de commande d'I/O est dans la communication avec un serveur principal et des périphériques externes. Chaque unité de logique de commande d'I/O inclut un processeur, une mémoire, et un contrôleur de mémoire. Une unité de logique de commande d'I/O de maître entretient des transactions d'I/O à partir du serveur principal et des périphériques externes. Une unité slave de logique de commande d'I/O fonctionne dans un état tranquille jusqu'à ce que l'unité de logique de commande d'I/O de maître éprouve un échec de mémoire. À une telle heure, l'unité slave de logique de commande d'I/O reprend l'opération du contrôleur d'I/O. Afin de faciliter le changement à partir de l'unité de logique de commande d'I/O de maître à l'unité slave de logique de commande d'I/O, le contrôleur principal de mémoire exécute la mémoire concourante écrivent des opérations dans les mémoires principales et slaves. La mémoire concourante écrivent des opérations s'assurent que les mémoires dans les deux unités de logique de commande d'I/O sont dans un état cohérent afin le changement à se produire sans perte de données.