Methods of fabricating metal oxide semiconductor field effect transistor (MOSFET) devices having a high dielectric constant (k greater than 7) gate insulator, low overlap capacitance (0.35 fF/.mu.m or below) and a channel length (sub-lithographic, e.g., 0.1 .mu.m or less) that is shorter than the lithography-defined gate lengths are provided. The methods include a damascene processing step and a chemical oxide removal (COR) step. The COR step produces a large taper on a pad oxide layer which, when combined with a high-k gate insulator, results in low overlap capacitance, sort channel lengths and better device performance as compared to MOSFET devices that are formed using conventional Complementary Metal Oxide Semiconductor (CMOS) technologies.

Métodos de fabricar os dispositivos do transistor de efeito de campo do semicondutor do óxido de metal (MOSFET) que têm uma constante dieléctrica elevada (o isolador da porta de k mais extremamente de 7), a capacidade baixa da sobreposição (0.35 fF/.mu.m ou abaixo) e um comprimento de canaleta (secundário-sub-lithographic, por exemplo, 0.1 mu.m ou menos) que é mais curto do que os comprimentos lithography-definidos da porta são fornecidos. Os métodos incluem uma etapa processando damascene e uma etapa química da remoção do óxido (COR). A etapa do COR produz um atarraxamento grande em uma camada do óxido da almofada que, quando combinada com um isolador elevado-k da porta, resulte na capacidade baixa da sobreposição, nos comprimentos de canaleta da sorte e no desempenho melhor do dispositivo em comparação aos dispositivos do MOSFET que são dados forma usando tecnologias complementares convencionais do semicondutor do óxido de metal (CMOS).