A computer aided design technique for clock gated logic circuits effective to reduce the electric power consumption is disclosed. The computer aided design for clock gated logic circuits is conducted by extracting, by the use of information about a clock gated logic circuit under the design, a halt condition under which a clocked circuit driven by a clock signal can halt with no clock signal supplied, generating enable signal candidates, from said halt condition, which can be used as enable signals in the clock gated logic circuit, analyzing the clock gated logic circuit in order to obtain information about a delay time of signal transmission and electric power consumption reduction if respective one of enable signal candidates is used as an enable signal of a clock gating circuit inserted in the clock gated logic circuit under the design, storing enable signal candidate information including the result of the analysis conducted by said analysis step in a information store means, selecting an appropriate one of the enable signal candidates which satisfy given restrictions regarding a delay time of signal transmission in the clock gated logic circuit under the design, by the use of said enable signal candidate information; and adding the clock gating circuit activated with the enable signal as selected by said enable signal selection step to the clock gated logic circuit under the design.

Een ontwerp met computer techniek voor kringen de met poorten van de kloklogica efficiënt om de stroomconsumptie te verminderen wordt onthuld. Het ontwerp met computer voor kringen de met poorten van de kloklogica wordt geleid door te halen, door middel van informatie over een kring met poorten van de kloklogica onder het ontwerp, een haltvoorwaarde waarop een geklokte kring die door een kloksignaal zonder geleverd kloksignaal kan wordt gedreven stoppen, laat het produceren signaalkandidaten, van bovengenoemde haltvoorwaarde toe, die kan worden gebruikt zoals signalen in de kring met poorten van de kloklogica toelaten, die de kring met poorten van de kloklogica analyseert om informatie over een vertragingstijd van signaaltransmissie te verkrijgen en de vermindering van de stroomconsumptie als respectieve één van signaalkandidaten toelaat wordt gebruikt aangezien signaal van een klokgating kring toelaat die in de kloklogica met poorten wordt opgenomen laat signaal kandidaatinformatie met inbegrip van het resultaat van de analyse toe die door bovengenoemde analysestap wordt geleid in een middel van de informatieopslag, selecterend een aangewezen één van laat signaalkandidaten toe die bepaalde beperkingen betreffende een vertragingstijd van signaaltransmissie in de kring met poorten van de kloklogica onder het ontwerp tevredenstellen, door middel van gezegd laat signaal kandidaatinformatie toe; en toevoegend de klokgating kring die met wordt geactiveerd laat signaal toe zoals die door gezegd wordt geselecteerd toelaten de stap van de signaalselectie aan de kring met poorten van de kloklogica onder het ontwerp.