An address translation memory stores a plurality of virtual address tags. The virtual address tags typically designate a portion of the virtual address space corresponding to a page of data stored in an intermediate storage device. A portion of an input virtual address is used to address the translation memory, and the resulting output virtual address tag is compared to a relevant portion of the input virtual address. If they match, then the requested data resides in the intermediate storage device, and an instruction issuing unit allows the instructions to continue issuing to an instruction pipeline as scheduled. However, if the virtual address tag does not match the relevant portion of the input virtual address, then it is assumed that a page fault might occur, and the instruction issuing unit inhibits the issuance of further instructions to the instruction pipeline. A page table stored in the second storage memory is then accessed to determine whether in fact the page corresponding to the input virtual address is stored in the second storage device. If so, then the instruction issuing unit resumes issuing instructions to the instruction pipeline. If not, then the page corresponding to the input virtual address is retrieved from first storage device and communicated to the second storage device, and the instruction issuing unit resumes issuing instructions to the instruction pipeline.

Une mémoire de translation d'adresses stocke une pluralité d'étiquettes virtuelles d'adresse. Les étiquettes virtuelles d'adresse indiquent typiquement une partie de l'espace adresse virtuelle correspondant à une page des données stockées dans un dispositif de stockage intermédiaire. Une partie d'une adresse virtuelle d'entrée est employée pour adresser la mémoire de traduction, et l'étiquette virtuelle résultante d'adresse de rendement est comparée à une partie appropriée de l'adresse virtuelle d'entrée. S'ils s'assortissent, alors les données demandées résident dans le dispositif de stockage intermédiaire, et une instruction publiant l'unité permet les instructions de continuer de publier à une canalisation d'instruction comme programmée. Cependant, si l'étiquette virtuelle d'adresse n'assortit pas la partie appropriée de l'adresse virtuelle d'entrée, puis lui est supposé qu'un défaut de page pourrait se produire, et l'instruction publiant l'unité empêche le établissement des instructions complémentaires à la canalisation d'instruction. Une table de page stockée dans la deuxième mémoire de stockage est alors consultée pour déterminer si en fait la page correspondant à l'adresse virtuelle d'entrée est stockée dans le deuxième dispositif de stockage. Si oui, alors l'instruction publiant l'unité reprend publier des instructions à la canalisation d'instruction. Si pas, la page correspondant à l'adresse virtuelle d'entrée est recherchée du premier dispositif de stockage et alors communiquée au deuxième dispositif de stockage, et l'instruction publiant l'unité reprend publier des instructions à la canalisation d'instruction.