A low power consumption semiconductor memory circuit that includes a memory core (e.g., a ROM core) with a plurality of intersecting bit lines and word lines, as well as a plurality of memory cells at predetermined intersections of the bit and word lines. The low power consumption semiconductor memory circuit also includes a pre-discharge circuit, a multiplexer circuit (MUX), and a sense amplifier circuit. The pre-discharge circuit is electrically connected to the memory core and configured for discharging each of the bit lines to ground (GND). The MUX circuit is electrically connected to the pre-discharge circuit and configured for selecting at least one of the bit lines as its input. Furthermore, the sense amplifier circuit is configured for sensing an electrical state of an output node of the MUX circuit and, in one embodiment, includes a current generator circuit configured to charge a pre-discharged bit line during a READ operation. Low current and power consumption is achieved during operation by pre-discharging (instead of pre-charging) bit lines of the memory core to ground (GND) prior to a READ operation. Thereafter, during a READ operation, the low power consumption semiconductor memory circuits use a sense amplifier circuit and, for example, an associated reference voltage input to sense changes in the electrical state (e.g., voltage state) of a bit line that has been selected by the MUX circuit.

Ein niedriger Leistungsaufnahme Halbleiterspeicherstromkreis, der einen Gedächtniskern (z.B., einen ROM Kern) mit einer Mehrzahl der schneidenen Spitze Linien und der Wortlinien einschließt, sowie eine Mehrzahl der Speicherzellen an vorbestimmten Durchschnitten der Spitze und Wortlinien. Der niedrige Leistungsaufnahme Halbleiterspeicherstromkreis schließt auch einen Vorentladungstromkreis, einen Mehrfachkopplerstromkreis (MUX) und einen Richtung Verstärkerstromkreis ein. Der Vorentladungstromkreis wird elektrisch an den Gedächtniskern angeschlossen und zusammengebaut für die Entladung jede der Spitze Linien zum Boden (Boden). Der MUX Stromkreis wird elektrisch an den Vorentladungstromkreis angeschlossen und zusammengebaut für das Vorwählen eine mindestens der Spitze Linien als sein Eingang. Ausserdem ist der Richtung Verstärkerstromkreis für die Abfragung eines elektrischen Zustandes eines Ausgang Nullpunktes des MUX Stromkreises und, in einer Verkörperung zusammengebaut, einen gegenwärtigen Generatorstromkreis einschließt, der zusammengebaut wird, um eine vor-entladene Spitze Linie während eines Lesevorganges aufzuladen. Niedrig wird Strom und Leistungsaufnahme während des Betriebes durch vor-entladen(anstatt vorzubelasten) Spitze Linien des Gedächtniskernes erzielt, um (Boden) vor einem Lesevorgang zu reiben. Danach während eines Lesevorganges, benutzen die niedrigen Leistungsaufnahme Halbleiterspeicherstromkreise einen Richtung Verstärkerstromkreis und z.B. ändert ein verbundener Bezugsspannung Eingang zur Richtung im elektrischen Zustand (z.B., Spannung Zustand) einer Spitze Linie, die durch den MUX Stromkreis vorgewählt worden ist.

 
Web www.patentalert.com

< (none)

< 10/100 mb clock recovery architecture for switches, repeaters and multi-physical layer ports

> Switched capacitor filter circuit having reduced offsets and allowing for offset compensation without a closed feedback loop

> (none)

~ 00013