An integrated circuit implemented utilizing scan design for test techniques includes a plurality of bus driver circuits. Each bus driver circuit has a driver output connected to a bus to provide an associated driver output signal to the bus. Each bus driver circuit also includes a high impedance control node such that an input control signal having a first logic state applied to the control node enables the bus driver circuit to provide an associated driver output signal having either a high logic state or a low logic state. An input control signal having a second logic state applied to the control node causes the bus driver circuit to provide an associated driver output signal that has a high impedance state. The circuit also includes a plurality of scan registers coupled as a scan chain such that the scan chain responds to a scan test enable signal having the second logic state by initiating a scan-in operation in which test data is sequentially shifted into the scan registers in the scan chain. Each one of the scan registers has an output coupled to a data input of a corresponding one of the bus driver circuits. High impedance control circuitry responds to the scan test enable signal having the second logic state by applying an input control signal having the second logic state to the control node of each of the plurality bus driver circuits. Thus, the bus is held in a high impedance state during the scan operation.

Un circuito integrato ha effettuato l'utilizzazione del disegno di esplorazione per le tecniche di collaudo include una pluralità di circuiti del driver di bus. Ogni circuito del driver di bus ha un'uscita del driver collegata ad un bus per fornire un segnale in uscita collegato del driver al bus. Ogni circuito del driver di bus inoltre include un alto nodo di controllo di impedenza tali che un segnale di controllo dell'input che ha una prima logica dichiara applicato al nodo di controllo permette al circuito del driver di bus di fornire un driver collegato segnale in uscita che che ha o un'alta logica dichiara o una logica bassa dichiara. Un segnale di controllo dell'input che ha una seconda logica dichiara applicato alle cause di nodo di controllo il circuito del driver di bus per fornire un segnale in uscita collegato del driver che fa un'alta dichiarare impedenza. Il circuito inoltre include una pluralità di registri di esplorazione accoppiati come catena di esplorazione tali che la catena di esplorazione risponde ad una prova di esplorazione permette il segnale che ha la seconda logica dichiara iniziando la a esplor- nel funzionamento in cui i dati di prova sono spostati in sequenza nei registri di esplorazione nella catena di esplorazione. Ogni dei registri di esplorazione ha un'uscita accoppiata ad un'immissione dei dati di corrispondente dei circuiti del driver di bus. Gli alti circuiti di controllo di impedenza rispondono alla prova di esplorazione permettono il segnale che ha la seconda logica dichiarano applicando un segnale di controllo dell'input che ha la seconda logica dichiarano al nodo di controllo di ciascuno dei circuiti del driver di bus di pluralità. Quindi, il bus è tenuto in un'alta impedenza dichiara durante il funzionamento di esplorazione.