A circuit for accelerating processing of pixel data being provided to a frame buffer comprising circuitry for determining that pixel values vary linearly over a scan line of a polygon to be rendered, linear interpolation circuitry for providing pixel values using a process of linear interpolation between accurately determined pixel values, and a circuit for collecting pixel values to be written to a frame buffer until a significant number of pixel values may be written together.

Un circuito para el proceso de aceleración de los datos del pixel que son proporcionados a un almacenador intermediario de marco que abarca el trazado de circuito para determinarse que los valores del pixel varían linear sobre una línea de exploración de un polígono que se rendirá, trazado de circuito linear de la interpolación para proporcionar el pixel valora el usar de un proceso de la interpolación linear entre los valores exactamente determinados del pixel, y de un circuito para recoger los valores del pixel que se escribirán a un almacenador intermediario de marco hasta que un número significativo de los valores del pixel se puede escribir junto.