A method of fabricating an integrated circuit chip (IC), said method comprising the steps of defining the IC at the RTL code level, translating said RTL code into a generic netlist description, generating logic synthesis tool scripts based on said generic netlist description, and executing said logic synthesis tool scripts to synthesize the RTL code. The step of generating logic synthesis tool scripts comprises the substeps of identifying hardware elements and structure of the IC design, determining interrelationships between said identified hardware elements and structures, and generating logic synthesis tool scripts to synthesize said identified hardware elements to netlists as a function of said hardware elements and said interrelationships.

Un metodo di fabbricare un circuito integrato del circuito integrato (IC), il metodo detto che contiene i punti la definizione del IC al livello di codice di RTL, traducendo il codice detto di RTL in descrizione generica di netlist, generante gli scritti dell'attrezzo di sintesi di logica basati sulla descrizione generica detta di netlist ed eseguente gli scritti detti dell'attrezzo di sintesi di logica sintetizzano il codice di RTL. Il punto di generazione degli scritti dell'attrezzo di sintesi di logica contiene i substeps identificare gli elementi dei fissaggi e la struttura del disegno di IC, determinanti le correlazioni fra gli elementi dei fissaggi e le strutture identificati detti e generando gli scritti dell'attrezzo di sintesi di logica a sintetizzi gli elementi identificati detti dei fissaggi ai netlists in funzione degli elementi detti dei fissaggi e delle correlazioni dette.