A syntax statement describing an N-NARY or a CMOS logic circuit having one, and only one, possible configuration of transistors is disclosed. The syntax statement comprises a signal naming convention and one or more gate instantiations using a gate instantiation syntax that includes one or more gate output signal variables described using the signal naming convention, one or more gate operators, and one or more gate expressions using a gate expression syntax that is interpreted to describe the specific transistor configuration of the logic circuit. The signal naming convention includes one or more of the following fields: optional bit and descriptor, signal degree, evaluation, and clock phase. The gate expression syntax further comprises one or more of the following syntaxes: mux select, arithmetic, logical, multiple output, capacitance isolation, or shared node.

Eine Syntaxaussage, die ein N-NARY oder eine CMOS Koinzidenzschaltung haben ein beschreiben, und nur eine, mögliche Konfiguration der Transistoren wird freigegeben. Die Syntaxaussage enthält ein Signal, das Versammlung und ein oder mehr Gatter instantiations mit einer Gatter instantiation Syntax nennen, die eine oder mehr Gatterausgangssignalvariablen einschließt, die mit dem Signal beschrieben werden, das Versammlung nennt, ein oder mehr Gatteroperatoren und einen oder mehr Gatterausdrücke mit einer Gatterausdruck Syntax, die gedeutet wird, um die spezifische Transistorkonfiguration der Koinzidenzschaltung zu beschreiben. Das Signal, das Versammlung nennt, schließt eins ein oder mehr vom folgenden fängt auf: wahlweise freigestellte Spitze und Beschreiber, Signalgrad, Auswertung und Taktgeberphase. Die weitere Gatterausdruck Syntax enthält eins oder mehr von den folgenden Syntaxen: mux auserwählter, arithmetischer, logischer, mehrfacher Ausgang, Kapazitanzlokalisierung oder geteilter Nullpunkt.