The wiring structure provided to the semiconductor memory device comprises a main wiring layer and barrier metal layer each established in the substrate and is connected to the lower electrode of a capacitive element. The main wiring layer and lower electrode are isolated from each other by a barrier metal layer acting as a material impermeable to oxygen; as a result, the main wiring layer is not easily oxidized.

La structure de câblage fournie au dispositif de mémoire à semiconducteurs comporte une couche principale et la couche chacune de câblage en métal de barrière établie dans le substrat et est reliée à l'électrode inférieure d'un élément capacitif. La couche principale de câblage et l'électrode inférieure sont isolées dans l'un l'autre par une couche en métal de barrière agissant en tant que matériel imperméable à l'oxygène ; en conséquence, la couche principale de câblage n'est pas facilement oxydée.