A line capacitance is estimated in consideration of an influence of an adjacent line in rough routing, so that line paths can be determined so as to be free from a timing error. A routing graph is generated from a target integrated circuit, and line paths of cell-to-cell lines are initially determined on the basis of a passage cost set with regard to each of edges of the routing graph. With regard to each edge of the routing graph, the number of cell-to-cell lines passing through the edge is obtained as a line density, and a line capacitance of each line path in view of the influence of an adjacent line is estimated on the basis of the line density. It is verified whether or not there is a timing error with a delay time estimated, and when the integrated circuit does not satisfy a predetermined timing constraint, the line paths are re-determined with the passage cost of each edge allowed to be affected by the line capacitance. Alternatively, allocation to an interconnect layer is changed or a line-to-line distance is increased, so that the integrated circuit can satisfy the timing constraint.

Una linea capacità è valutata nella considerazione di un'influenza di una linea adiacente nel percorso approssimativo, di modo che la linea percorsi può essere determinata in modo da essere esente da un errore di sincronizzazione. Un grafico di percorso è generato da un circuito integrato dell'obiettivo e la linea percorsi delle linee della cellula-$$$-CELLULA inizialmente è determinata in base ad un costo del passaggio regolato riguardo a ciascuno dei bordi del grafico di percorso. Riguardo ad ogni bordo del grafico di percorso, il numero di linee della cellula-$$$-CELLULA che passano attraverso il bordo è ottenuto come densità delle linee e una linea capacità di ogni linea percorso in considerazione dell'influenza di una linea adiacente è valutata in base a densità delle linee. È verificato se o non c'è un errore di sincronizzazione con fa ritardare il tempo valutato e quando il circuito integrato non soddisfa un vincolo cronometrante predeterminato, la linea percorsi è rideterminata con il costo del passaggio di ogni bordo permesso essere influenzato dalla linea capacità. Alternativamente, la ripartizione ad uno strato di interconnessione è cambiata o una distanza fase/fase è aumentata, di modo che il circuito integrato può soddisfare il vincolo di sincronizzazione.