A method of generating synthesis scripts to synthesize integrated circuit (IC) designs in RTL level description into gate-level description comprising the steps of identifying hardware elements in the RTL code, determining key pins for each of said identified hardware elements, extracting design structure and hierarchy from the RTL code, generating script to cause a logic synthesis tool to apply bottom-up synthesis to modules and sub-modules of the IC design, generating script to cause a logic synthesis tool to apply top-down characterization to modules and sub-modules of the IC design and generating script to cause a logic synthesis tool to repeat said bottom-up and said top-down applications until certain predetermined constraints are satisfied.

Eine Methode des Erzeugens der Syntheseindexe synthetisieren Designs der integrierten Schaltung (IS) in der RTL Niveaubeschreibung in die Gatter-Niveau Beschreibung, welche die Schritte vom Kennzeichnen der Kleinteilelemente im RTL Code enthält und stellen Schlüsselstifte für jedes von besagten gekennzeichneten Kleinteilelementen fest und extrahieren Designstruktur und Hierarchie vom RTL Code und erzeugen Index, um ein Logiksynthesewerkzeug zu veranlassen, bottom-up-Synthese auf die Module und Abschnitte des IS-Designs zuzutreffen, erzeugen Index, um ein Logiksynthesewerkzeug zu veranlassen, top-down Kennzeichnung auf Module und Abschnitte des IS-Designs zuzutreffen und erzeugen Index, um ein Logiksynthesewerkzeug zu veranlassen, besagte bottom-up-- und besagte top-down Anwendungen zu wiederholen, bis bestimmte vorbestimmte Begrenzungen erfüllt sind.